FPGA验证工程师岗位职责

篇2：逻辑验证工程师岗位职责

数字芯片(逻辑)设计/验证工程师九州华兴集成电路设计(北京)有限公司九州华兴集成电路设计(北京)有限公司,九州华兴,九州华兴岗位职责:

1、负责芯片顶层或IP集成验证;

2、与设计人员共同制定验证规格和测试计划,并搭建基于UVM的验证平台;

3、执行验证计划,编写测试用例,开展递归测试,完成问题的调试和修复;

4、负责覆盖率收敛,并设计和编写测试用例完成signoff前的cross-check;

5、开展门级功能和时序仿真;

6、为芯片的bringup提供支持。

任职要求:

1、4-6年IC验证经验,微电子、计算机、通信等相关专业,硕士及以上学历;

2、熟悉IC验证流程,具备丰富的IP/SOC验证以及成功流片的经验;

3、熟悉SystemVerilog和UVM验证方法学;

4、熟悉AXI/APB/AHB等总线协议;

5、熟悉时钟、复位以及低功耗验证;

6、熟悉门级仿真;

7、能够识别项目风险点,具备团队协作精神,思路清晰,爱钻研,具备抗压能力。

篇3：芯片验证工程师岗位职责

芯片验证工程师泰凌微电子泰凌微电子(上海)有限公司,泰凌,泰凌微电子,泰凌工作职责:

本职位主要是负责搭建无线SOC及IP相关数字产品的验证测试环境,协同算法工程师和芯片设计工程师编写芯片测试计划并进行数字仿真及验证。

职位要求:

1.硕士及以上学历,电子工程、微电子、计算机、通信等相关专业;

2.熟悉数字芯片验证流程、verilog语言及数字芯片IP的verilog验证;

3.能熟练运用c/c++及uvm/ovm验证方法学进行编程,熟悉Perl/shell脚本;

4.英语CET—4级以上,能够熟练的阅读英文开发资料;

5.具备良好的文档编写能力和习惯,能够编写规范的概要和详细设计文档;

6.具备良好的沟通与协调能力,良好的团队合作意识,强烈的责任感及进取精神;

7.有以下一项或多项经验者优先:

a)有assertion设计经验;

b)有搭建基于UVM/OVM验证平台经验。

篇4：集成电路验证工程师岗位职责

集成电路前端(数字)验证工程师广芯微电子(广州)股份有限公司广芯微电子(广州)股份有限公司,广芯微电子,广芯职责描述:

1.与芯片设计工程师沟通,撰写完整的IP验证和芯片级验证的测试计划

2.负责芯片测试环境搭建

3.使用SystemVerilog搭建UVM验证环境。能进行随机性测试和回归测试。

4.参与FPGA系统验证

任职要求:

1.电子工程,计算机或微电子等专业,本科以上学历

2.在数字设计验证领域有2年以上工作经验

3.熟悉IP模块以及芯片级测试计划的撰写

4.熟悉Verilog/C/C++

5.熟悉UVM验证方法学,熟悉使用SystemVerilog。

6.具有芯片流片经验者优先

7.有低功耗验证者优先

8.具有团队精神,责任感,积极主动,沟通能力强

篇5：IC设计验证工程师岗位职责

IC设计验证工程师西安紫光国芯半导体有限公司西安紫光国芯半导体有限公司,华芯半导体,西安紫光国芯,西安紫光国芯半导体有限公司,紫光国芯以下招聘职位均为公司设计服务部门的工程师职位,为上海大型国际IC公司以及国内顶端IC公司提供on-site设计服务。

西安紫光国芯的设计服务部门能够提供高端设计服务,具备从设计规格到芯片流片完整流程的设计经验,包括:设计实现、功能验证、综合和DFT、物理实现、时序和物理检查、流片。公司在过去几年中成功为客户完成了十几款SoC在65nm/40nm/28nm/14nm工艺上的SoC芯片设计和流片,帮助客户低成本的、高效的实现产品化,是目前国内最大的设计服务外包服务商,所服务的客户均为国际知名大型芯片设计公司以及国内顶端芯片设计公司,具备一流的技术及设计环境以及良好的文化氛围,我们的员工在客户端承担核心技术板块,使其可以快速稳定成长。

我们各个业务板块均提供先进的设计开发环境,良好的企业文化以及人文关怀,优厚的薪酬待遇,完善的休假体系,全面的社会及商业保险。诚邀有志IC事业的人才加盟共同发展!

Responsibilities:

1.Accordingtothedesignspecification,beresponsiblefortheverificationplanandverificationobjectivedefinition.

2.Test-benchdevelopment(modeling,assertions,checkers,monitors,score-board,regressions,coverage),test-casedevelopment(sequence,VRAD)andintegration.

3.WorkwithRandomVerificationmethodology(VMM,OVM,UVM,eRM)

4.WorkasanindependentverificationengineerstocheckthedesignfunctionalityatSOCmodulelevelandchiplevel.

5.WorkasinterfacewithFront-EndandBack-Endengineertooptimizeorreviewthedesignarchitectureandimplementation.

6.VerilogorVHDLcodingaccordingtodesignspecificationorexternal/internalIPintegration.

7.Supportthepostsimulationwithgate-levelverilogorVHDLnetlist.

Requirements:

1.EitherBachelor,MasterorPhDinMicroelectronics,ElectronicEngineering,orrelatedfield,2+Yearsofverificationworkingexperience.

2.ExperiencewithVerificationlanguage(SPECMAN/E-language,System-Verilog,Vera)

3.ExperiencewithRTLcodingandsimulators(Modelsim,NC-sim).

4.Basicknowledgeofscriptlanguage(Perl,TCL,C-languageandsoon)

5.Knowledgeabout2G/3G/LTEhandsetbasebandArchitecture,ARM,AHBArchitectureisaplus.

6.KnowledgeaboutBasebandchipperipheral(USB2.0/USB3.0,SSIC,MIPI)isaplus.

7.Teamoriented,lovetoworkinyoung,internationalandhighlymotivatedteams.

8.GoodcommandofEnglish